吳晨知 著
forked from Multimedia-Processing/Digital-Logic-Design
- Notifications
You must be signed in to change notification settings - Fork 0
透過數位邏輯結合VHDL與Verilog的過程，作為從基礎數位邏輯到計算機系統結構，並實作出一顆CPU的教學書籍，希望未來可以成為教學範例檔案。
License
calvinee/Digital-Logic-Design
Folders and files
| Name | Name | Last commit message | Last commit date | |
|---|---|---|---|---|
Repository files navigation
About
透過數位邏輯結合VHDL與Verilog的過程，作為從基礎數位邏輯到計算機系統結構，並實作出一顆CPU的教學書籍，希望未來可以成為教學範例檔案。
Resources
License
Security policy
Stars
Watchers
Forks
Packages 0
No packages published
Languages
- HTML 90.5%
- VHDL 6.8%
- Verilog 2.6%
- Other 0.1%